ChipTAN: Difference between revisions
Jump to navigation
Jump to search
No edit summary |
No edit summary |
||
| Line 1: | Line 1: | ||
== Ziel == |
|||
Hallo Welt.. Klassiker |
|||
*Analyse der Kommunikation zwischen Karte und Terminal |
|||
*Untersuchung einer möglichen Softwareemulation des ChipTAN-Generators |
|||
== Herangehensweise == |
|||
*>hier Bild vom Aufbau< |
|||
*Beschreibung des Aufbaus |
|||
*wie wollten wir das ganze machen also seriell zu byte mit dem plugin vom logic analyzer etc. |
|||
== Asychronous Character Transfer == |
|||
* 1 Byte wird mit 10 Bit übertragen |
|||
* 1. Bit = Startbit |
|||
* 2.-9. Bit = Daten |
|||
* 10. Bit = Paritybit |
|||
Zwischen der Übertragung zweier Bytes wird eine vorher ausgehandelte Zeit gewartet (I/O Kanal auf High gesetzt) um der Gegenseite die möglichkeit zu geben |
|||
das letzte Byte nochmal anzufordern (falls Paritybit falsch war). |
|||
Wählt man die ersten fallende Flanke des I/O Kanals nach dem schalten des Reset-Signals auf High als Startpunkt kann man somit direkt Bytesvom I/O-Kanal ablesen. |
|||
== Analyse des Bytestroms == |
|||
=== ATR & PPS === |
|||
=== Blöcke === |
|||
== Verwendete Hardware == |
|||
*Smartcard-Adapter |
|||
*ChipTAN Generator & EC-Karte |
|||
*Logic Analyzer (http://www.saleae.com/logic) |
|||
== Verwendete Software == |
|||
*"Logic Software 1.1.15" + SDK (http://www.saleae.com/downloads) |
|||
== Literatur == |
|||
*ISO 7816-3 |
|||
*Handbuch der Chipkarten |
|||
Revision as of 10:15, 1 October 2012
Ziel
- Analyse der Kommunikation zwischen Karte und Terminal
- Untersuchung einer möglichen Softwareemulation des ChipTAN-Generators
Herangehensweise
- >hier Bild vom Aufbau<
- Beschreibung des Aufbaus
- wie wollten wir das ganze machen also seriell zu byte mit dem plugin vom logic analyzer etc.
Asychronous Character Transfer
- 1 Byte wird mit 10 Bit übertragen
- 1. Bit = Startbit
- 2.-9. Bit = Daten
- 10. Bit = Paritybit
Zwischen der Übertragung zweier Bytes wird eine vorher ausgehandelte Zeit gewartet (I/O Kanal auf High gesetzt) um der Gegenseite die möglichkeit zu geben das letzte Byte nochmal anzufordern (falls Paritybit falsch war). Wählt man die ersten fallende Flanke des I/O Kanals nach dem schalten des Reset-Signals auf High als Startpunkt kann man somit direkt Bytesvom I/O-Kanal ablesen.
Analyse des Bytestroms
ATR & PPS
Blöcke
Verwendete Hardware
- Smartcard-Adapter
- ChipTAN Generator & EC-Karte
- Logic Analyzer (http://www.saleae.com/logic)
Verwendete Software
- "Logic Software 1.1.15" + SDK (http://www.saleae.com/downloads)
Literatur
- ISO 7816-3
- Handbuch der Chipkarten